Tags: [ academic circuit simulation ]
集成电路（Integrated Circuit）是支撑经济社会发展和保障国家安全的基础性、战略性和先导性产业，是引领新一轮科技革命和产业变革的关键力量。集成电路作为现代信息产业的基础和核心之一，已成为国际竞争的焦点和衡量一个国家现代化程度、综合实力的重要标志。各国纷纷将集成电路作为国家战略部署的核心领域。美国将其视为未来20年从根本上改造制造业的四大技术领域之首；《中共中央关于制定国民经济和社会发展第十四个五年规划和二〇三五年远景目标的建议》也明确提出要发展集成电路等战略性新兴产业。
此外，随着近些年计算机运算能力的不断提高，深度学习技术迅速发展，人工智能（Artificial Intelligence, AI）神经网络被广泛运用于图像识别、机器人设计、医疗保健、物流运输、自动驾驶等领域。计算机需要处理的数据量日益庞大，这对芯片的运算速度提出了更高的考验。然而目前由传统CMOS芯片组成的冯·诺伊曼架构的计算机在进行神经网络的训练时，往往面临“内存墙”的严重限制，即由于处理器-内存间大量的数据交换，会产生巨大的能耗，而且运算速度较慢，往往无法有效处理实时数据。
基于忆阻器（memristor）交叉阵列（crossbar）具有特殊的结构，可以对人工智能算法中核心的矩阵乘法和卷积运算进行模拟运算，实现存算一体化。交叉开关矩阵电路在交叉点处具有内存计算的功能，其中数据储存和运算可以以在同一位点进行。但是考虑到电容的寄生效应，对于大规模的交叉矩阵仿真而言，常用的通用电路仿真器SPICE的运算过程均非常缓慢，大多数针对交叉开关阵列电路的仿真主要集中在开关级如面积功耗等估计上，并没有进行非常精确的仿真，无法在模拟计算中对其功能进行很好的建模计算。
现有的交叉阵列模拟器，如MNSIM等，主要是跳过了SPICE级别的电路仿真，利用高度简化的行为级模型模拟忆阻器和交叉阵列的特性。其本质上是通过牺牲精度来提高仿真速度，因此在复杂的实际应用上不能够保证仿真精度，也难以进行设计优化。因此本项目的主要目的，是针对忆阻器交叉阵列的特性，利用张量技术开发专用的电路仿真加速技术和工具，将仿真效率提高1个数量级，实现基于电路仿真的忆阻器神经网络设计及优化。具体而言，我们希望充分利用忆阻器阵列特殊的拓扑结构，基于张量构建相应的预处理子方法（preconditioner），加速仿真过程中最核心的迭代线性系统求解过程，实现仿真速度和精度平衡的最优化。
